数字电子技术课程设计-------数字显示电子钟2、 设计指标(1) 时钟的“时”要求用两位显示;上、下午用发光管作为标志；(2) 时钟的“分”、“秒”要求各用两位显示；(3) 整个系统要有校时部

数字电子技术课程设计-------数字显示电子钟2、 设计指标(1) 时钟的“时”要求用两位显示;上、下午用发光管作为标志；(2) 时钟的“分”、“秒”要求各用两位显示；(3) 整个系统要有校时部
数字电子技术课程设计-------数字显示电子钟
2、 设计指标
(1) 时钟的“时”要求用两位显示;上、下午用发光管作为标志；
(2) 时钟的“分”、“秒”要求各用两位显示；
(3) 整个系统要有校时部分（可以手动,也可以自动）,校时时不能产生进位；
(4) 系统要有闹钟部分,声音要响5秒（可以是一声一声的响,也可以连续响）.
3、 设计原理
(1) 由石英晶体多谐振荡器和分频器产生1HZ标准秒脉冲.
(2) “秒电路”、“分电路”均为00—59的六十进制计数、译码、显示电路；
(3) “时电路”为00—23的二十四进制计数、译码、显示电路；
4、 设计要求
(1) 画出总体设计框图,以说明本设计由哪些相对独立的功能模块组成,标出各个模块之间互相联系,时钟信号传输路径、方向和频率变化.并以文字对原理作辅助说明.
(2) 设计各个功能模块的电路图,加上原理说明.
(3) 按下列要求作好课程设计报告（要求A4纸打印）：
设计任务及要求.
总体设计思路及功能描述（附框图）.
各部分电路具体设计原理图及方案论证详细说明.
调试的步骤及调试过程中出现的问题以及解决方法.
对设计成果作出评价,说明本设计特点和存在的问题,提出改进意见,心得体会.
(4) 附录：
（一）整机逻辑电路图（A3）.
（二）主要元件清单.
（三）参考文献.
课程设计

数字电子技术课程设计-------数字显示电子钟2、 设计指标(1) 时钟的“时”要求用两位显示;上、下午用发光管作为标志；(2) 时钟的“分”、“秒”要求各用两位显示；(3) 整个系统要有校时部
《数字钟设计报告》
指导老师：
姓名：
学号：
电子设计

一、 引言
大屏幕数字钟套件采用6位数字（二十四小时制）显示,格式为“时时：分分：秒秒”,电路板尺寸为330MM*70MM,是以前大屏幕数字钟的改进版,解决了以前大屏幕数字钟显示数字“6”和“9”不美观的现象；解决了发光二极管引脚焊盘间距过大容易插坏LED的现象；解决了用户如果自己安装外壳时,电源和外接调时开关不方便安装的现象.纯硬件电路,每个笔画由三个LED组成,频差为-200PPM的石英晶体定时,走时精度高. 工作电压：交流5V—9V,直流6V—10V.
二、电源接线图

三、板外接线图

四、 总体设计
采用同步电路,总线结构,时钟信号分别加到各个模块,各个模块功能相对独立,主要功能集中在模块内部,模块功能较为独立,模块间连线简单,易于扩展,本次设计采用此方案.
秒计数和分计数为60进制,时计数为24进制,为了简化设计,秒和分计数采用同一单元.控制模块有两部分,一为实现调整切换,二为实现显示切换.现对本方案中的各个主要功能模块的接口定义如下：
1. 60进制模块（电路图中模块名称为60count,下同.）
实现同步60进制计数,可调整
电源 5v
时钟信号输入 接1Hz的信号源
进位输入 接秒的进位信号,实现秒功能时,接低电平.
进位输出 秒模块接分模块,分模块接时模块
显示输出 接到显示总线,能闪烁
调整使能端 入0有效,有效时,显示信号输出,同时屏蔽进位输入和进位输出,允许调整信号输入.
显示使能端 入0有效
调整信号输入
2. 24进制模块（24count）
实现同步24进制计数,可调整
电源,时钟信号 同上
进位输入 接分的进位信号
进位输出 秒模块接分模块,分模块接时模块
显示输出 同上
调整使能端,显示使能端,调整信号输入 同上
4. 控制模块（fun,func）
管理总线资源,对各个模块输出控制信号
电源 5v VCC
调整切换信号 接各个需要调整的模块
调整信号 接到各个需要调整的模块
显示切换信号 接到各个需要共享显示总线的模块
控制信号输出 接到各个模块,有且只能有1个为0
至此,本阶段就结束了.在上面的接口定义中,也可以发现,各个模块的
立性是很强的,这样的结构使得以后的扩展很容易.
五、电路图

六、装好的成品晚上拍的照片：

七、 心得体会
经过长达两个星期的设计与思考,最终完成了数字钟的设计.其间遇到了许多问题,但最后都一一得到解决.现将心得体会总结如下：
1. 设计初期要考虑周到,否则后期改进很困难.应该在初期就多思考几个方案,进行比较论证,选择最合适的方案动手设计.总体设计在整个设计过程中非常重要,应该花较多的时间在上面.
2. 方案确定后,才开始设计.设计时多使用已学的方法,如列真值表,化简逻辑表达式,要整体考虑,不可看一步,做一步.在整体设计都正确后,再寻求简化的方法.
3. 在设计某些模块的时候无法把握住整体,这时可以先进行小部分功能的实现,在此基础上进行改进,虽然可能会多花一些时间,但这比空想要有效的多.
4. 尽可能是电路连线有序,模块之间关系清楚,既利于自己修改,也利于与别人交流.如果电路乱的连自己都看不懂,那还如何改进和扩展.
5. 很多难点的突破都来自于与同学的交流,交流使自己获得更多信息,开拓了思路,因此要重视与别人的交流.
6. 应该有较好的理论基础,整个实验都是在理论的指导下完成了,设计过程中使用了许多理论课上学的内容,如真值表、卡拉图等.本次设计把理论应用到了实践中,同时通过设计,也加深了自己对理论知识的理解和掌握.