在电路设计中,如何选择去耦电容,旁路电容?

来源:学生作业帮助网 编辑:作业帮 时间:2024/11/05 19:42:24

在电路设计中,如何选择去耦电容,旁路电容?
在电路设计中,如何选择去耦电容,旁路电容?

在电路设计中,如何选择去耦电容,旁路电容?
在使用去耦旁路电容时,需要考虑以下几点:
  · 使电容的引线最短,线路电感最小.
  · 选择适合的额定电压和介电常数的电容.
  · 如果边沿速率的畸变容许3倍于C的大小,应使用大一级的电容标称值.
  · 电容安装好后,必须检查是否工作正常.
  · 太大的电容会导致信号的过大畸变.
去耦电容在集成电路电源和地之间的有两个作用:一方面是本集成电路的蓄能电容,另一方面旁路掉该器件的高频噪声.数字电路中典型的去耦电容值是0.1μF.这个电容的分布电感的典型值是5nH.0.1μF的去耦电容有5nH的分布电感,它的并行共振频率大约在7MHz左右,计算方法为ω=根号下(1/LC) 也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用.1μF、10μF的电容,并行共振频率在20MHz以上,去除高频噪声的效果要好一些.每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右.最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感.要使用钽电容或聚碳酸酯电容.去耦电容的选用并不严格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF.